

国防科技大学 2022-2023 学年春季学期

《数字电路与逻辑设计》考试试卷（B）卷标准答案及评分标准

考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。

题 号	一	二	三	四	五	六	总 分
得 分							
评阅人							

注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、 填空题（共 10 小题，每空 1 分，共 30 分）

1、 $(365.5)_{10} = (0110\ 1001\ 1000.1000)_{\text{余3-BCD}} = (101101101.1)_2 = (555.4)_8 = (16D.8)_{16}$ 。

2、已知 $F = \overline{A \cdot B \cdot C}$ ，其反函数 $\overline{F}$ 的最小项之和的标准形式为 $\overline{F} = \sum_m (4,5,6)$ 。

3、2022 个 ‘1’ 连续异或等于 0；2023 个 ‘0’ 连续同或等于 0；多变量异或时，若 $A \oplus A \oplus \dots \oplus A = 0$ ，则 A 的个数必须是 偶 数；若 $A \oplus A \oplus \dots \oplus A = A \oplus A \oplus \dots \oplus A$ ，则 A 的个数应为 奇 数。


4、将逻辑函数 $F(A, B, C, D) = \sum_m (0,2,8,10,14) + \sum_d (4,6,9,11,12,13)$ 化为最简 “与-或” 式的结果为 $F = \overline{D}$ 。

5、触发器除了按照结构划分，还可以按逻辑功能来分，按照功能分类有 RS 触发器、D 触发器、JK 触发器、T 触发器、T’ 触发器等。

6、欲构成模 36 的计数器，若该计数器为二进制计数器，则需 6 级触发器构成；若该计数器为十进制计数器，则需 8 级触发器构成；若该计数器为环形计数器，则需 36 级触发器构成；若该计数器为扭环形计数器，则需 18 级触发器构成。

7、RAM 根据所采用的存储单元工作原理的不同，可分为 静态随机 存储器和 动态随机 存储器；一个 11 位地址码、8 位输出的 ROM，其存储容量为 2K×8，若需将该 ROM 容量扩展为 4K×16，则需对其进行 字 扩展和 位 扩展。

8、电路如下图所示，若触发器当前状态 $Q_3 Q_2 Q_1$ 为“110”，请问在时钟作用下，触发器下一状态（ $Q_3 Q_2 Q_1$ ）为 101。



9、由 555 时基电路构成的应用电路中，若需进行波形整形，可采用 C；若需进行定时和延时，可采用 B；若需自动产生固定频率的标准脉冲信号，则可采用 A 和 C。

（备选答案：A、多谐振荡器 B、单稳态触发器 C、施密特触发器）

10、对于 10 位输入的倒 T 形电阻网络 D/A 转换器，若基准电压为 V ，输入数字量为 D ，在求和放大器的反馈电阻阻值为 R 的条件下，输出模拟电压 V_o 的计算公式为 $V_o = -\frac{V}{2^{10}} D$ ，由此式可知输出的模拟电压与输入的数字量 成正比。

得分

二、选择题（共 15 小题，每小题 2 分，共 30 分）


1、用两片 10 进制加法计数器构成的分频器，其最大可能的分频系数为： D。

(A) 16 (B) 32 (C) 64 (D) 100


2、下列 D 触发器是边沿触发的。

(A) 同步 D 触发器 (B) 基本 RS 触发器
(C) 同步 RS 触发器 (D) 利用 CMOS 传输门的上边沿 D 触发器

3、下列 A 电路存在连接错误？



4、已知逻辑电路如图所示，其输出逻辑函数表达式为： D。



- (A) $S = \overline{X}Y\overline{V} + \overline{Y}Z\overline{V}$ (B) $S = \overline{W}\overline{X} + \overline{W}\overline{Z} + \overline{X}\overline{Y} + \overline{X}\overline{Z} + \overline{V}$
 (C) $S = \overline{W}\overline{X} + \overline{X}\overline{Y} + \overline{V}$ (D) $S = (\overline{W} \cdot \overline{X} + \overline{Y} \cdot \overline{Z}) \cdot \overline{V}$

5、有 3 个 1 位二进制数相加，需用 B 个 1 位全加器。

- (A) 3 个 (B) 1 个 (C) 2 个 (D) 5 个

6、某触发器有输入 X ，已测得在 CP 脉冲作用下输出 Q 具有下表所示之功能，则该触发器为 C。

X	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

- (A) T-FF (B) RS-FF (C) D-FF (D) JK-FF

7、当上边沿触发 D 触发器的异步置 0 和异步置 1 端分别为 $\overline{R}_0 = 1, \overline{S}_1 = 1$ 时，触发器的状态 B。

- (A) 为 1 (B) 无法判断，与 CP 和 D 有关
 (C) 为 0 (D) 无法判断，与其原态有关

8、设计模值为 287 的二进制计数器和十进制计数器分别需要 C 级触发器。

- (A) 6, 6 (B) 6, 8 (C) 9, 12 (D) 8, 12

9、在时序电路的状态转换表中，若状态数 $N=17$ ，则状态变量数最少为 C。

- (A) 2 (B) 4 (C) 5 (D) 16

10、下列有关施密特触发电路说法 **正确** 的是： B 。

- (A) 该电路无稳态 (B) 该电路有滞回特性
 (C) 该电路只能输入模拟信号 (D) 该电路可用产生脉冲波形

11、某石英晶体多谐振荡器的输出频率为 2MHz，则其固有频率 $f_0 =$ D。

- (A) 20Hz (B) 20MHz (C) 10MHz (D) 2MHz

12、为构成 2048×16 位的 RAM，需要 C 片 1024×4 位的 RAM，并且需要 C 位地址译码以完成寻址操作。

- (A) 4, 3 (B) 8, 12 (C) 8, 11 (D) 32, 18

13、下列几种 A/D 转换器中，A ADC 的转换速度最快。

- (A) 并联比较型 (B) 双积分型
(C) 计数型 (D) 逐次渐近型

14、下列几种 A/D 转换器中，B ADC 的转换精度最高。

- (A) 逐次渐近型 (B) 双积分型
(C) 计数型 (D) 并联比较型

15、某位长为 7 的逐次渐进型 A/D 转换器，其完成一次 A/D 转换所需的最长时间为(设时钟频率 $f_{cp}=100\text{KHZ}$) D μs ?

- (A) 80 (B) 100 (C) 5110 (D) 90

得分

三、综合题一 (共 8 分)

将逻辑函数Y化为最简“与-或”表达式，其中：

$$Y = A \cdot \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot \bar{C} + \bar{A} \cdot \bar{C} \cdot D, \text{ 约束条件: } \overline{AB \cdot CD} = 0$$

解：约束条件为 $\overline{AB \cdot CD} = AB + CD = 0$ 。

其卡诺图为：

		CD			
AB		00	01	11	10
	00	0	1	X	0
	01	1	1	X	1
	11	X	X	X	X
	10	0	0	X	1



化简后得： $Y = B + \bar{A}D + AC$

(卡诺图 5 分，化简后表达式 3 分)

得分

四、综合题二 (共 8 分)

已知下边沿 JK-FF 组成如图 1(a) 所示电路，试分析该电路的逻辑功能，并将图 1(b) 中 Q_A 、 $\overline{Q_B}$ 的波形补充完整。

解：该电路为下边沿 JK-FF 构成的单脉冲发生器电路，即每按动一次开关，只产生一个脉冲，脉冲宽度与按动开关的时间长短无关，每次产生的脉冲宽度为一个时钟周期。（描述出功能 5 分）




图 1 (a)




图 1 (b)

(波形图 3 分)

得分

五、综合题三 (共 10 分)

分析图 2 所示电路，设各边沿触发器初态为 0。

- (1) 写出电路的三大方程； (5 分)
- (2) 列出状态转换表，画出状态转换图； (3 分)
- (3) 说明电路的功能及特点。 (2 分)




图 2

解：(1) 激励方程

$$J_1 = \overline{Q_1^n} \overline{Q_3^n} \quad K_1 = 1$$

$$J_2 = Q_1^n \quad K_2 = \overline{Q_1^n} \overline{Q_3^n} = Q_1^n + Q_3^n$$

$$J_3 = Q_1^n Q_2^n \quad K_3 = Q_2^n$$

(2) 状态方程

$$Q_1^{n+1} = \overline{Q_1^n} \overline{Q_3^n} \overline{Q_1^n} = \overline{Q_1^n}$$


$$Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} \overline{Q_3^n} Q_2^n$$

$$Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_2^n} Q_3^n$$

(3) 计算并作状态转换表

CP	Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
1	0	0	0	0	0	1
2	0	0	1	0	1	0
3	0	1	0	0	1	1
4	0	1	1	1	0	0
5	1	0	0	1	0	1
6	1	0	1	1	1	0
7	1	1	0	0	0	1
	1	1	1	0	0	0

(4) 状态转换图



(5) 该电路为模 6 计数器，可以自启动。

得分

六、综合题四 (共 14 分)

图 3(a)、(b)、(c)所示的 555 时基电路分别构成了什么电路？分别简述三种电路的工作原理，画出图 3(b)输出 V_o 的波形，并计算其输出 V_o 的周期 T 。




图 3

解：（1）图 8（a）、（b）、（c）所示的 555 时基电路分别构成了施密特触发器、多谐振荡器和单稳态触发器电路。（3 分）

（2）三种电路的工作原理分述如下：

图 3（a）施密特触发电路电路的工作原理是：当输入信号 $V_i < \frac{1}{3}V_{cc}$ 时， V_o 输出高电平；当 V_i 继续升高，且 $\frac{1}{3}V_{cc} \leq V_i < \frac{2}{3}V_{cc}$ 时， V_o 输出保持高电平；当 $V_i \geq \frac{2}{3}V_{cc}$ 时， V_o 输出低电平；当 V_i 下降，且 $\frac{1}{3}V_{cc} < V_i \leq \frac{2}{3}V_{cc}$ 时， V_o 输出保持低电平；当 $V_i \leq \frac{1}{3}V_{cc}$ 后， V_o 又输出高电平，如此循环反复。此即施密特触发电路的滞回特性，

其正向阈值电压 $V_{T+} = \frac{2}{3}V_{cc}$ ，负向阈值电压 $V_{T-} = \frac{1}{3}V_{cc}$ ，回差

$$\Delta V_T = V_{T+} - V_{T-} = \frac{1}{3}V_{cc}。 \quad (2 \text{ 分})$$

图 8（b）多谐振荡器电路的工作原理是：电路接通电源后，电容 C 开始充电，充电支路为 R_1 、 R_2 和 C ，此时当 $V_c < \frac{2}{3}V_{cc}$ 时， V_o 输出高电平；当 $V_c \geq \frac{2}{3}V_{cc}$ 时， V_o 输

出低电平，7 脚（DIS）开始放电，放电支路为 R_2 、 C ，直到 $V_C < \frac{1}{3}V_{CC}$ 时， V_O 输出高电平，7 脚悬空，电容 C 重新由 R_1 、 R_2 、 C 开始充电，如此循环往复，从而在 V_O 端产生脉冲输出信号。


（2 分）

图 8（a）单稳态触发电路电路的工作原理是：当触发信号 V_I 为高电平时，电路处于稳态 ‘0’；当触发信号 V_I 给一个窄的负脉冲时，输出 $V_O = 1$ ，放电端 7 脚悬空，电容 C 通过 R 、 C 支路开始充电，当电容电压 $V_C \geq \frac{2}{3}V_{CC}$ 时，输出 $V_O = 0$ ，放电端 7 脚饱和导通，电容通过 7 脚迅速放电，使电容电压 $V_C = 0$ ，电路回到稳态，直到下次触发。由此可见，输出 V_O 的脉宽 T_w 完全取决于 R 、 C 的大小。

（2 分）

（3）图 8（b）多谐振荡器电路的输出波形如下：

（3 分）



由电路三要素定理： $V_C(T_w) = V_C(\infty) - [V_C(\infty) - V_C(0)]e^{-\frac{T_w}{\tau}}$

令充电时间为 T_1 ，放电时间为 T_2 ，则输出 V_O 的周期 $T = T_1 + T_2 = (R_1 + 2R_2)C \ln 2$ 。（2 分）